PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-228662

(43)Date of publication of application: 22.09.1988

(51)Int.CI.

H01L 27/08

(21)Application number : 62-061250

(71)Applicant: TOSHIBA CORP

TOSHIBA MICRO COMPUT ENG

CORP

(22)Date of filing:

18.03.1987

(72)Inventor: NOMICHI HIROYUKI


MAEDA SATORU

(54) MANUFACTURE OF COMPLEMENTARY TYPE MOS SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To implement a high speed, by forming an Ntype MOS transistor on a P-type single crystal silicon layer, and forming a P-type MOS transistor on a (110) face.

CONSTITUTION: Patterns 18a and 18b are formed on the (100) face of an N-type silicon substrate. Silicon is implanted, and inversion preventing layers 19a, 19b and 19c are formed. Then the patterns 18a and 18b are removed. Patterns 21a, 21b and 21c are formed on an oxide film 20, which is formed on the substrate 17. Then with the patterns as masks, element isolating regions 20a, 20b and 20c are formed. Thereafter the patterns 21a, 21b and 21c are removed. Then, an N-type single crystal silicon layer is grown, and regions 22a and 22b are formed. Then, the region 22a is covered with a pattern 23. A P-type single crystal silicon layer 24 is formed on the region 22b. After the pattern 23 is removed, the side wall of the region 22a is exposed with a pattern 25 as a mask. After the pattern 25 is removed,



an oxide film 26 is formed. After a phosphorus doped polycrystalline silicon layer 27 is deposited, a pattern 28 is formed, and gate electrodes 29a, 29b and 30 are formed. Then, Ptype and N-type source and drain regions 311 and 321 and 312 and 322 are formed. Thus the operation can be made high and the integration density can be made high.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] [Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

⑩特許出願公開

⑫公開特許公報(A)

昭63-228662

@Int_Cl_4 H 01 L 27/08

識別記号 321

庁内整理番号 A - 7735 - 5F

❸公開 昭和63年(1988)9月22日

審査請求 有

発明の数 1 (全8頁)

9発明の名称

相補型MOS半導体装置の製造方法

②特 頣 昭62-61250

願 昭62(1987)3月18日 ②出

明者 ⑫発 野 路 宏 行

哲

神奈川県川崎市川崎区東田町2番地11号 東芝マイコンエ

ンジニアリング株式会社内

⑦発 明 者 前 田

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 研究所内

包出 顖 人 株式会社東芝 神奈川県川崎市幸区堀川町72番地

①出 人 東芝マイコンエンジニ 神奈川県川崎市川崎区東田町2番地11号

アリング株式会社

砂代 理 弁理士 鈴江 外2名 人 武彦

1. 発明の名称

相補型MOS半導体装置の製造方法

2. 特許請求の範囲

(1)第1導電型の半導体基板上に絶縁膜を 形成する工程と、この絶縁膜を選択的に除去して 素子分離領域を形成するとともに前記半導体基板 の表面を露出させる工程と、前記半導体基板の露 出面上に第1導電型の単結島半導体層を形成する 工程と、これら単結晶半導体層の少なくとも一つ に第2項電型を形成する不頼物をドーピングして 少なくとも隣り合うこつの素子領域に第1導電型 および第2導電型の単結晶半導体圏を形成するエ 程と、前記第2導徴型の単結晶半導体離中に第1 導電型のチャネルを有するMOSトランジスタを 形成する工程と、前記第1導電型の単結晶半導体 層に接する素子分離領域の一部をエッチングして 前記半導体基板の表面およびこの第1導電型単結 晶半導体層の側壁を露出させる工程と、この側壁 に沿って第2弾型型のチャネルを有するMOSト

ランジスタを形成する工程とを具備することを特 徴とする相補型MOS半導体装置の製造方法。

- (2)前記単結晶半導体層は、選択エピタキ シャル成長法によって形成することを特徴とする 特許請求の範囲第1項記載の相補型MOS半導体 装置の製造方法。
- (3)前記素子分類領域下の半導体基板に、 この基板より不輔物濃度が高い第1導電型でフィ ールド反転防止用の不純物層を形成することを特 微とする特許請求の範囲第1項記載の相補型 MOS半導体装置の製造方法。
- (4)前記第2導電型の単結晶半導体層と前 記半導体基板との間に、この第2導電型単結晶半 導体層よりも不輔物濃度が高い第2導電型不純物 領域を形成することを特徴とする特許額求の範囲 第1項記載の相補型MOS半導体装置の製造方法。
- (5)前記第1導電型は n型、第2導電型は D型であり、前記単結晶半導体層の面方位は (100)で、第1導電型単結晶半導体層の側壁 の面方位指数は(110)であることを特徴とす

特開昭63-228662(2)

る特許請求の範囲第1項記載の相補型MOS半導 体装置の製造方法。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明は、Dチャネル型MOSトランジスタの高速化と、ラッチアップの防止、および素子の数相化を図った相補型MOS半導体装置の製造方法に関する。

(従来の技術)

周知の如く、相補型MOS(以下CMOSと略称する)半導体装置は、同一の半導体基板上に Dチャネル型MOSトランジスタと N チャネル型 MOSトランジスタとを相補型に形成したもので ある。特に最近のCMOS半導体装置は、高密度、 高集積化に伴って微細化技術の確立が要望されている。

ところで、従来この種のCMOS半導体装置は、例えば第3図(a)~(g)に示すような工程で形成される。

以外を狙うレジストパターン8を形成し、このレ ジストパターン8 および上記シリコン窒化膜パタ -ン 7bをマスクとして、例えばポロンを加速電圧 4 0 K e V 、ドーズ量 8 × 1 0 ¹ c m ⁴ の条件 でイオン注入した後、熱拡散を行なってフィール ド 反 転 防 止 用 の p * 型 不 純 物 間 9 , 9 を 形 成 す る (第 才 図 (d) 図示)。 続いて、上記レジストパ ターン8 を除去し、再度写真触刻法により上記 D: 型ウェル領域5 を覆うレジストパターン10を形成 する。そして、このレジストパターン10および上 記シリコン塞化膜パターン7a、7cをマスクとして、 例えばリンを加速電圧100KeV、ドーズ動5 ×10~~cm~の条件でイオン注入した後、熱 拡散を行なってフィールド反転防止用の n * 型不 軽物層 11、11を形成する(第3図(e)図示)。 次に、上記レジストパターン10を除去し、シリコ ン 窗 化 膜 パ タ ー ン 7a~ 7cを 耐 酸 化 性 の マ ス ク と し て高温のウェット雰囲気中で選択酸化を行ない、 フィールド酸化膜12, 12, 12を形成する (第3図 (1) 図示)。

まず、例えば面方位指数が(100)の n 型シ リコン基板1上に無酸化膜2を成長させ、この無 酸化膜2上に写真触刻法によってウェル形成予定 領域を除去したレジストパターン3を形成する。 上記レジストパターン3 をマスクとしてポロンを **例えば加速電圧100KeV、ドーズ量8.5×** 10~~cm~の条件でイオン注入して基板~に ポロンイオン往入層 4 を形成する(第 3 図 (a) 図示)。続いて、上記レジストパターン3を除去 し、イオン注入層4を例えば1200℃の過度で 3 0 時間程度熱処理して拡散させ、p型のウェル 領域5 を形成する。次に、上記熟酸化膜2・をエッ チングして除去した後、再度熱酸化を行なって熱 酸化膜 6 を形成し、この熱酸化膜 6 上にシリコン 選化膜7 を形成する(第 多図(b)図示)。次に、 上記シリコン窒化膜でのフィールド酸化膜形成予 定領域をフォトエッチングによって選択的に除去 し、シリコン窒化膜パターン 7a~7cを形成する (第7図(C)図示)。

続いて、写真飽刻法により上記Dウェル領域5

次に、上記フィールド酸化膜12, 12, 12で分離 された素子領域上にゲート酸化膜となる熱酸化膜 を成長させ、この熟酸化膜上に多結晶シリコン膜 を堆積形成した後、多結晶シリコン膜中にリンを 拡散する。続いて上記多結晶シリコン膜をパター ニングしてゲート電槓131 . 132 を形成し、これ らのゲート電極131 、132 をマスクとして上記熱 酸化膜のエッチングを行ない、ゲート酸化膜141. 142 を形成する。次に、上記ゲート電極13」をマ スクとしてシリコン基板1の表面領域にポロンを、 上記ゲート電極132 をマスクとしてp型ウェル領 城 5 の 表 面 領 域 に ヒ 素 を そ れ ぞ れ イ オ ン 注 入 し て 、 P * 型のソース、ドレイン領域151% 16 におよび n * 型のソース。ドレイン領域152 、162 を形成 する(第3図(g)図示)。その後、図示しない が公知の技術で全面にCVD-SiO2膜を形成 し、コンタクトホールを開孔した後、アルミニウ ムの蔑着およびパターニングを行なって配稿を形 成し、Dチャネル型MOSトランジスタQ1 と N チャネル型MOSトランジスタQ2とから成る

特開昭63-228662(3)

CMOS半導体装置を形成する。

しかしながら、上述した従来の製造方法では次 のような欠点がある。まず各チャネル型のMOS トランジスタは面方位指数が(100)面に形成 されているが、これはnチャネル型MOSトラン ジスタ Q 2 の 信頼性 および 電流 駆動能力を 考慮し ているためである。しかし、Dチャネル型MOS トランジスタQ』を(100)面に形成すると電 流駆動能力が著しく低下し、動作速度の低下を招 く。これに対しては、pチャネル型MOSトラン ジスタQ」のサイズを大きく設定して対処してい る。しかし、MOSトランジスタQ1 のサイズを 大きく設定することは寄生容量の増加という新た な問題を生ずる。そこで、この問題を解決するた めにDチャネル型MOSトランジスタQ』を最も 電流駆動能力を高くできる(110)面に形成す ることが考えられる。これを実現するために、 (100) 面のシリコン基板に垂直に溝を起り、 この清の側壁に(110)面を形成し、この (110) 面に D チャネル型MOSトランジスタ

(SUBMICRON 3D SURFACE-ORIENTATION-OPTIMIZED CMOS TECHNOLOGY) で発表されている。しかし、このシンポジウムで発表された製造方法では、(110) 面を形成するために面方

を配置した3次元構造のCMOS半導体装置が

1986年のVLSIシンポジウム

位指数が(100)のシリコン基板をRIE法でエッチングして満を形成する必要があり、基板表面にダメージ層が生じて素子特性が劣化する欠点がある。

また、従来構造のCMOS半導体装置では、第3図(Q)に示した如くp~型のソース領域15」(またはドレイン領域16」)とn型シリコン基板1、およびp型ウェル領域5 とによって構成される寄生PNPトランジスタが形成される寄生NPNトランジスタが形成され、ラッチアップ現象が発生する。このラッチアップ現象が発生する。このラッチアップ現象が発生する。このラッチアップ現象が発生する。このラッチアップ現象が発生する。このラッチアップ現象が発生する。このラッチアップ現象が発生する。このラッチアップ現象が発生する。このラッチアップ現象が発生する。このラッチアップ現象が発生する。このラッチアップ現象が発生する。

象は、シリコン基板1 および p 型ウェル領域5 の抵抗と少数キャリアの到達確率とによって決まる。 上記少数キャリアの到達確率は n チャネル型の 乗子領域と p チャネル型の 乗子領域との距離で決まるので、 微糊化するとラッチアップ 現象が起り易くなり、 素子特性の低下を招く。 このため高集積化が困難である。

更に、前記第3図(b)に示した如く、ρ型ウェル領域5 の形成時、拡散層は深さ方向(基板1の表面と垂直な方向)に伸びるとともに、機方向(基板1 の表面と平行な方向)にも伸びる(例えば深さ方向が10μm伸びるとすると機方向にも7~8μm伸びる)ため、微幅化の障害となり集積度の低下を招く。

また、第3図(d)。(e)に示すように、 n型と p型のフィールド反転防止用のイオン注入を行なうため、写真触刻工程の数が多く生産性も悪い欠点がある。

(発明が解決しようとする問題点)

上述したように、従来のCMOS半導体装置

の製造方法では、 P チャネル型M O S トランジスタの動作速度が低下し、ラッチアップが発生しやすいとともにウェル領域の形成時に不純物が横方向にも拡散されるため高集積化が困難な欠点がある。また、写真触剣工程が多く生産性も低い。

この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、 D チャネル型M O S トランジスタの高速化、 ラッチアップの防止、 素子の 微細化、 および生産性の向上が図れる相補型M O S 半導体装置の製造方法を提供することである。

[発明の構成]

(問題点を解決するための手段と作用)

すなわち、この発明においては、上記の目的を達成するために、 n型の半導体基板上に絶縁膜を形成し、この絶縁膜を選択的に除去して素子分離領域を形成するとともに前記半導体基板の表面を露出させた後、この素子分離領域で分離された前記半導体基板の露出面上に面方位指数が

(100)の n 型単結晶半導体層を形成し、これ

特開昭63-228662(4)

21b 、 21c を形成する。次に、上記フォトレジストパターン21a 、 21b 、 21c をマスクとして上記CVD酸化膜20を反応性イオンエッチング法(RIE法)により選択的に除去して業子分離領域(フィールド酸化膜)20a 、 20b 、 20c を形成する。その後、上記フォトレジストパターン21a 、21b 、 21c を除去すると(c)図に示すようになる。

次に、貸出された上記シリコン基板 17上に選択 エピタキシャル成長法により素子分離領域 20a , 20b . 20c と同じ厚さの n 型単結晶シリコン層を 成長させる。これによって、素子分離領域 20a と 20b との間、および 20b と 20c との間にそれぞれ n 型の単結晶シリコン層から成る素子領域 22a . 22b が形成され、(d)図に示すようになる。

続いて、(e)図に示す如く上記素子領域 22 a 上をレジストパターン 23で 種い、素子領域 22 b に D型を形成する不純物、 例えばポロンを加速電圧 100KeV、ドーズ量 5 × 1 0 ^{1 3} c m ² の条件でイオン注入して高温の無処理を行ない、 p 型 のようにパーズピークの発生がなく、素子分離領域の微細化が図れる。これによって、素子領域の設計寸法に対する絡小を抑制でき、集積密度の高い C M O S 半導体装置を形成できる。

(実施例)

の単結晶シリコン層(素子領域)24に変換する。

次いで、前記レジストパターン23を除去した後、上記系子分離領域20b、20c上、p型の単結晶シリコン層(東子領域)24上、n型の単結晶シリカ贈22a(常子領域)上の一部、および系子領への地域20aの一部上をレジストパターン25で覆いい、のレジストパターン25をマスクとして案子の地域20aをウェットエッチングしてCVD酸酸を対象のに除去し、シリコン基板17の表面を20世級ではあって、(1)図に示すようにn型の単結晶シリコン層から成る素子領域22aの側型が露出される。この側型は面方位指数(110)

・次に、前記レジストバターン25を除去した後、全面にゲート酸化膜26(膜厚200人)を形成し、このゲート酸化膜26上にゲート電極となるリンドープ多結晶シリコン離27(膜厚4000人)を堆積形成する。この後、上記リンドープ多結晶シリコン圏27上にロチャネル型MOSトランジストバケート電極形成予定領域を覆うようなレジストバ

特開昭63-228662(5)

ターン28を形成する((口)図)。

次に、上記レジストパターン28をマスクとして、R J E 法により上記リンドープ多結晶シリコン暦27をエッチングして(h)図に示すような P チャネル型M O S トランジスタのゲート電極 29a 。29b 、および n チャネル型M O S トランジスタのゲート電極 30を形成する。

このような製造方法を用いて形成したCMOS 半導体装置では、(i)図に示す如く、 p チャネ

形成しても良い。また、シリコン基板17として低低抗基板(例えば不純物園度が1×10^{1 8} c m ³ 以上)を用いればフィールド反転防止層19a ~19c の形成は不要である。

続いて、上記D型の単結晶シリコン領域24に再

域24に変換する((a)図)。

ル型MOSトランジスタQ」のチャネルが面方位 抱数(110)面に形成されるので、このMOS トランジスタのモビリティーが高くなり動作速度 の高速化が図れる。一方、nチャネル型MOSト ランジスタQ2 のチャネルは面方位指数(100) 面に形成するので、信頼性および電流駆動能力が 低下することはない。また、n型素子領域とD型 素子領域が素子分離領域20b で分離されるため、 替生パイポーラトランジスタの形成を阻止してラ ッチアップを確実に防止できる。しかも、素子領 域 22a , 22b を形成する際に、選択エピタキシャ ル成長法を用いているので、LOCOS法を用い た場合のようにバーズビークの発生がなく、素子 分離領域20a~20cの微和化、ひいては素子領域 22a 、 22b の設計値に対する寸法の縮小を抑制で き、集積密度の高いCMOS半導体装置を形成で きる。

なお、上記実施例では、フィールド反転防止離 19a~19cを素子分離領域となるCVD酸化膜20 の形成前に形成したが、この酸化膜20の形成後に

びイオン注入を行ない、単結晶シリコン領域 24の下部に、少なくともこの p 型単結晶シリコン領域 24よりも高濃度の不純物層 33を形成する ((b) 図)。

その後、前記第1図(↑)~(i)と同様な工程で D チャネル型 および T チャネル型の M O S トランジスタ Q I . Q 2 を形成し、(C)図に示すような C M O S 半導体装置を完成する。

このような製造方法によれば、シリコン基板 17と P型単結晶シリコン暦 24との間に P * 型の不純物領域 33を形成しているので、前記シリコン基板 17と n チャネル型 M O S トランジスタ Q 2 の の 近域できる。これは、シリコン基板 17と n チャネル型 M O S トランジスタ Q 2 の ソース 312 またはドレイン 322 間の アース 312 またはドレイン 322 間の 不純物譲域 33によって緩和できるためである。

なお、上記第2図に示した実施例では、素子分離領域20a~20cと同じ厚さの単結晶シリコン層

特開昭63-228662(6)

22a 、22b を選択エピタキシャル成長法で形成し、不頼物のイオン注入を行なって単結晶シリコン膣 22b をD型に変換した後、再び不輔物のイオン注入を行なってp*型不植物層 33を形成したが、コンプ はないので、エピタキシャル成長法により単結晶シリコン 層を行なって 中・型不輔物のイオン注入を行なって ロ・型・型不輔物 を行なって 素子分離領域 20a ~ 20c と同じ厚さまで単結晶シリコン層 22b を形成し、D型に変換しても良い。

[発明の効果]

以上説明したようにこの発明によれば、 p チャネル型M O S トランジスタの高速化、ラッチアップの防止、素子の微細化、および生産性の向上が図れる相補型M O S 半導体装置の製造方法が得られる。


4. 図面の簡単な説明

第1図はこの発明の一変施例に保わる相補型MOS半導体装置の製造方法について説明するための図、第2図はこの発明の他の変施例について


説明するための図、第3図は従来の相補型MOS 半導体装置の製造方法について説明するための図 である。


17…半導体基板、19a . 19b . 19c … フィールド反転防止用の不純物層、20…絶縁膜、20a . 20b . 20c … 素子分離領域、22a . 22b … 単結晶シリコン圏(単結晶半導体層)、Q 1 … p チャネル型M O S トランジスタ、Q 2 … p チャネル型M O S トランジスタ、33… 不純物領域。


出额人代理人 弁理士 鈴江武彦
































第 3 図